全差分放大器電參數(shù)仿真與測(cè)試方法探討

1 HA1001E產(chǎn)品簡(jiǎn)介

HA1001E型高速差分放大器是由深圳市乾鴻微電子有限公司自主設(shè)計(jì)，并基于國(guó)內(nèi)代工廠自主工藝流片的模擬集成電路。該芯片有著全差分輸入、全差分輸出的放大器結(jié)構(gòu)，對(duì)于共模噪聲有著極好的抑制能力，并改善總諧波失真，VOCM 端口可以調(diào)節(jié)輸出共模電平。

多數(shù)時(shí)候我們討論的放大器都是單端輸出的放大器，全差分放大器是一類性質(zhì)比較獨(dú)特的放大器，在現(xiàn)代電路中有著廣泛的應(yīng)用，差分電路的輸出擺幅是單端輸出的兩倍，較大的擺幅可以使電路的信噪比增大。

差分輸出結(jié)構(gòu)的另外的優(yōu)點(diǎn)是可以消除偶次諧波，所以對(duì)制輸出信號(hào)失真上具有優(yōu)勢(shì)，此外對(duì)共模噪聲也有比較好的抑制，但是差分輸出電路的共模電平是不容易確定的，一般需要外加電路來(lái)控制共模電平的大小，這是全差分結(jié)構(gòu)的一個(gè)缺點(diǎn)。

圖1 差分放大器

圖2 單端放大器

2 失調(diào)電壓的仿真

仿真電路：

圖3 失調(diào)電壓仿真電路

全全差分放大器的系統(tǒng)失調(diào)為0，若要測(cè)試其隨機(jī)失調(diào)，應(yīng)將全全差分放大器的輸入差分管的寬長(zhǎng)比有意識(shí)地偏差一點(diǎn)（具體多少按工藝條件確定）。為了使得兩輸出端電壓偏置于Vcom，應(yīng)保證共模負(fù)反饋電路的正常工作。將該電路進(jìn)行OP分析，測(cè)出Vo+，Vo-的差值，即為offset值。即：Vos=|Vo+ - Vo-|

3 共模輸入范圍的仿真

仿真電路：

圖4 共模輸入范圍仿真電路

在全差分放大器的兩輸入端加上共模信號(hào)源，并對(duì)其進(jìn)行DC分析。 觀察VOP(或VON)波形，測(cè)試Vo在Vcom附近呈線性變化的范圍，線性變化的斜率值的倒數(shù)也即CMRR值。分別測(cè)試CMRR向上下降6dB和向下下降6dB時(shí)的輸入信號(hào)變化范圍，即為共模輸入范圍。本電路仿真的并不是全差分放大器本身的共模輸入范圍，但該電路能夠反映出共模負(fù)反饋電路穩(wěn)定輸出共模點(diǎn)的能力。

在全全差分放大器的設(shè)計(jì)中，如果共模負(fù)反饋電路設(shè)計(jì)不當(dāng)，會(huì)出現(xiàn)這樣的現(xiàn)象：當(dāng)輸入信號(hào)的共模電壓超出某一范圍后，全差分放大器的輸入管截止，導(dǎo)致全差分放大器的輸出共模電壓漂到電源電壓（或地）上。在進(jìn)行DC分析的同時(shí)，還應(yīng)在實(shí)際電路中進(jìn)行瞬態(tài)分析，最大限度的改變輸入信號(hào)的共模電壓，測(cè)試輸出共模電壓能否穩(wěn)定在所設(shè)計(jì)的值上。

4 輸出動(dòng)態(tài)范圍的仿真

仿真電路：

圖5 輸出動(dòng)態(tài)范圍仿真電路

仿真時(shí)，應(yīng)有R1=R3，R2=R4，R1≤R2，測(cè)試VOP的線性跟蹤范圍，即為輸出動(dòng)態(tài)范圍。在進(jìn)行DC分析的同時(shí)，還應(yīng)在實(shí)際電路中，用瞬態(tài)分析加以驗(yàn)證：不斷加大輸入信號(hào)的幅度，直至輸出信號(hào)有明顯失真，此時(shí)的輸出電壓的幅度，即為輸出動(dòng)態(tài)范圍。

5 交流參數(shù)仿真

開(kāi)環(huán)增益、增益帶寬積、相位裕度、增益裕度的仿真

仿真電路：

圖6 頻率響應(yīng)仿真電路

仿真時(shí)，只要測(cè)試VOP單端的輸出，即為全全差分放大器的頻率曲線，無(wú)需做VOP與VON的差分。這與輸入信號(hào)源的幅度有關(guān)，若AC=0.5，則測(cè)試時(shí)必需取差分。

6 共模抑制比的仿真

仿真電路：

圖7 共模抑制比仿真電路

以幅度為1V，相位為0的AC電壓源為共模輸入信號(hào)，進(jìn)行AC分析，觀察VOP(或VON)點(diǎn)波形，即可測(cè)試出輸入共模電壓變化對(duì)輸出共模電壓的影響。由于全全差分放大器的對(duì)稱性，它對(duì)輸入共模電壓有很好的抑制功能，一般不考CMRR。圖7所示電路，仿真的實(shí)際上是輸入共模電壓變化對(duì)輸出共模電壓的影響，而非真正意義上的共模抑制比。

7 電源電壓抑制比的仿真

仿真電路：

圖8 電源電壓抑制比仿真電路

進(jìn)行AC仿真分析，觀察VOP或VON點(diǎn)的波形，即可測(cè)試出電源電壓變化對(duì)輸出共模電壓的影響。由于全全差分放大器的對(duì)稱性，它對(duì)電源電壓的變化有很好的抑制功能，一般不考慮PSRR。圖8所示電路，仿真的實(shí)際上是電源電壓變化對(duì)輸出共模電壓的影響，而非真正意義上的電源電壓抑制比。

8 瞬態(tài)參數(shù)仿真

轉(zhuǎn)換速率、建立時(shí)間的仿真

仿真電路：

圖9 轉(zhuǎn)換速率仿真電路

仿真時(shí)，在VINP，VINN端分別加上幅度相等，相位相反的階躍大信號(hào)，對(duì)電路進(jìn)行TRAN分析，觀察VOP或者VON的波形，便可測(cè)試出電路的壓擺率和建立時(shí)間。仿真時(shí)，反饋電容不應(yīng)取得太大，否則會(huì)給全差分放大器帶來(lái)較大的額外負(fù)載。電路中的C，RL，CL根據(jù)實(shí)際電路確定。